特許

J-GLOBAL ID：200903022317779487

電界効果トランジスタとその形成方法

発明者： 小川 元一 ,  西村 剛太
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-214662
公開番号（公開出願番号）：特開2000-049170
出願日： 1998年07月29日
公開日（公表日）： 2000年02月18日
要約：

【要約】【課題】 バッファ層にシリコンがオートドープすることによって高周波特性が劣化し、バッファ層のメサ部以外の領域を全て除去することによって断線や絶縁不良や特性の不均一が発生するという問題があった。【解決手段】 シリコン基板上にバッファ層と活性層を設け、この活性層上にゲート電極とソース・ドレイン電極を設けた電界効果トランジスタにおいて、前記バッファ層と活性層との間に酸化したAlx Ga1-x As(0.9≦x≦1)を設けた。

請求項（抜粋）：

シリコン基板上にバッファ層と活性層を設け、この活性層上にゲート電極とソース・ドレイン電極を設けた電界効果トランジスタにおいて、前記バッファ層と活性層との間に酸化したAlx Ga1-x As(0.9≦x≦1)層を設けたことを特徴とする電界効果トランジスタ。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/78

FI (2件)：

H01L 29/80 B ,  H01L 29/78 301 B

Fターム (32件)：

5F040DA01 ,  5F040DC01 ,  5F040EB11 ,  5F040EC02 ,  5F040EC04 ,  5F040EC17 ,  5F040EC22 ,  5F040EE06 ,  5F040EF06 ,  5F040EF07 ,  5F040EH01 ,  5F040EH02 ,  5F040FC05 ,  5F040FC25 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK05 ,  5F102GK06 ,  5F102GL05 ,  5F102GN05 ,  5F102GQ02 ,  5F102GR04 ,  5F102GR09 ,  5F102GS02 ,  5F102GS09 ,  5F102GT03 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19