特許
J-GLOBAL ID：200903022332087010
MOSFET回路
発明者：
出願人/特許権者：
代理人 (1件)：
谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-098859
公開番号（公開出願番号）：特開平9-121152
出願日： 1996年04月19日
公開日（公表日）： 1997年05月06日
要約：
【要約】【課題】 広範囲の電源電圧を使用でき、高速動作と低消費電力を実現したMOSFET回路を提供する。【解決手段】 低しきい値電圧のCMOS回路群3と電源電圧VDDおよび接地との間に待機/動作を制御する電源制御回路としてMOSFET回路111,112を接続する。MOSFET回路111,112の高しきい値電圧のMOSFET・M1,M3は、低しきい値電圧のMOSFET・M2,M4により、バックゲートバイアスが加えられ、かつバックゲート端子・ゲート端子間電流が阻止されている。
請求項（抜粋）：
第1のしきい値電圧を有する第1のMOSFETと、前記第1のしきい値電圧以下の第2のしきい値電圧を有する第2のMOSFETであって、そのゲート電極および第1の主電流電極が、前記第1のMOSFETのバックゲート電極に接続され、第2の主電流電極が外部から供給される信号に接続された第2のMOSFETとを具備することを特徴とするMOSFET回路。
IPC (5件)：
H03K 19/0948
, H01L 21/8238
, H01L 27/092
, H03K 17/687
, H03K 19/017
H03K 19/094 B
, H03K 19/017
, H01L 27/08 321 L
, H03K 17/687 F
, H03K 17/687 G
