特許
J-GLOBAL ID：200903022348925759
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-279544
公開番号（公開出願番号）：特開平5-121458
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】GaAsFETのDC、RF測定または回路基板実装時の発振抑止用およびインピーダンス整合用チップキャパシタを不要にして、パッケージ内部および外部の回路構成を簡略化する。【構成】GaAsFETチップ上に、下部電極17としてFETのゲート電極金属を用い、上部電極18としてソースパッド13のAuめっき9を用い、誘電体としてチップの表面保護膜2を用いたキャパシタを形成したものである。
請求項（抜粋）：
GaAs基板上にFETおよびキャパシタが形成され、前記FETのソースパッドから前記GaAs基板の裏面Auめっきに接続される金属によって前記キャパシタ上部電極が形成され、ゲート電極金属によって前記キャパシタ下部電極が形成され、前記FETの表面保護膜によって前記キャパシタ誘電体が形成されている半導体集積回路。
IPC (2件)：
前のページに戻る
