特許
J-GLOBAL ID:200903022351142579

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 曾我 道照 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-001569
公開番号(公開出願番号):特開平7-211714
出願日: 1994年01月12日
公開日(公表日): 1995年08月11日
要約:
【要約】【目的】 半導体装置の製造工程において、エッチバックにより表面の平坦化を行う場合に、回路素子上の絶縁層が過度にエッチングされることを避け、絶縁層の厚みを十分に確保すると共に配線間の接触や電気的リークを防止する。【構成】 半導体基板1上の回路素子3を覆う絶縁層4上に、絶縁層のエッチング速度と等しい第1のエッチング速度を持つ第1の回転塗布層5と、これより小さい第2のエッチング速度を持つ第2の回転塗布層6とを重ねて形成し、これらをエッチバックする。2つの回転塗布層により平坦化された層表面がエッチバックの際に更に平坦化され、平坦でなおかつ十分な厚さの絶縁層を持つ半導体装置が得られる。
請求項(抜粋):
半導体基板上に回路素子を形成し、上記半導体基板上に上記回路素子を覆う絶縁層を形成し、上記回路素子を覆ってできた上記絶縁層の凹凸表面上に、上記絶縁層のエッチング速度と等しい第1のエッチング速度を持つ第1の回転塗布層を形成し、上記第1の回転塗布層上に上記第1のエッチング速度よりも小さい第2のエッチング速度を持つ第2の回転塗布層を形成し、上記第1および第2の回転塗布層をエッチバックする半導体装置の製造方法。
IPC (2件):
H01L 21/3205 ,  H01L 21/3065
FI (2件):
H01L 21/88 K ,  H01L 21/302 L

前のページに戻る