特許

J-GLOBAL ID：200903022356980343

半導体装置の製造方法

発明者： 本間 哲哉
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-319549
公開番号（公開出願番号）：特開平5-226480
出願日： 1991年12月04日
公開日（公表日）： 1993年09月03日
要約：

【要約】【目的】本発明の目的は、多層配線層間絶縁膜の低温(200°C以下)形成とエッチバック平坦化によって信頼性の優れた多層配線構造体の製造方法を提供することにある。【構成】第1の配線層上に、圧縮圧力を有するシリコン酸化膜を形成した後、フッ素含有シリコン酸化膜を200°C以下の温度で厚く(2〜3.5μm)形成した後、フォトレジスト等の平坦化膜を形成しエッチバックによりフッ素含有シリコン酸化膜表面を平坦化する。次に、再び圧縮応力を有するシリコン酸化膜を形成し、所定の位置にスルーホールを形成し、第2の配線層を形成する。【効果】層間絶縁膜の一部にフッ素含有シリコン酸化膜を用いることにより、耐クラック性,平坦性及び信頼性が向上する。

請求項（抜粋）：

半導体基板表面に絶縁膜を介して第1の配線層を形成する工程と、順次第1の酸化シリコン膜と、フッ素含有シリコン酸化膜を形成する工程と、次に、回転塗布・熱処理法によって、平坦化膜を形成する工程と、続いてドライエッチング法によって、エッチバックし平坦化せしめる工程と、続いて第2の酸化シリコン膜を形成せしめる工程と、所定の位置に開孔を形成する工程と、第2の配線層を形成する工程とを含み、上記工程をくり返すことによって多層化せしめることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/90 ,  H01L 21/316

引用特許：

審査官引用 (3件)

• 特開昭63-164341
  
• 特開平3-097247
  
• 特開平2-122653