特許

J-GLOBAL ID：200903022357421500

半導体記憶装置

発明者： 桜井 幹夫
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-168927
公開番号（公開出願番号）：特開平7-029368
出願日： 1993年07月08日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 メモリセルの書き込み及び読み出し情報を、ビット線と副入出力線及び主入出力線を介して外部入出力する半導体記憶装置において、ビット線及び副入出力線間、副入出力線及び主入出力線間の接続制御トランジスタのしきい値によるHレベル情報のレベル低下をなくして、書き込み及び読み出しを高速化する。【構成】 ビット線2及び副入出力線4間の接続制御トランジスタ3のゲートと、副入出力線4及び主入出力線8間の接続制御トランジスタ7のゲートに、それぞれブースト電圧供給回路17を接続して、読み出し及び書き込み時に接続制御トランジスタ3及び7をブーストレベルでオンする。ブースト電圧発生回路17の電源として、VCCよりも高いVPP電圧を発生するVPP電圧発生回路16を設ける。

請求項（抜粋）：

メモリセルの情報を外部入出力するための主入出力線と、メモリセルの情報をメモリセルに入出力するためのビット線と、第1接続制御トランジスタを介して上記ビット線に接続されると共に、第2接続制御トランジスタを介して上記主入出力線に接続されて上記ビット線及び上記出力入出力線にメモリセルの情報を入出力するための副入出力線とを備えた半導体記憶装置において、メモリセルの情報の書き込み及び読み出し時に、上記第1及び第2接続制御トランジスタのゲートに、電源電圧よりも高い昇圧電圧を供給する昇圧回路を備えたことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/407 ,  G11C 11/418

FI (2件)：

G11C 11/34 354 E ,  G11C 11/34 301 B