特許
J-GLOBAL ID：200903022398305964

情報端末

発明者：
水澤 浩司

水澤 浩司 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2007-038894
公開番号（公開出願番号）：特開2008-203482
出願日： 2007年02月20日
公開日（公表日）： 2008年09月04日
要約：
【課題】 解像度を切り替える際に正常な表示を継続して行なうことが可能な、PLL回路を含むパラシリ変換回路を備えた携帯端末を提供する。【解決手段】 ディスプレイコントローラ12のパラシリ変換回路15に含まれるPLL16の入力側に入力停止回路17を、出力側に出力停止回路18を設ける。入力停止回路及び出力停止回路は、CPU11の制御の下、解像度切替の際、垂直同期信号のフロントポーチの開始タイミングでPLL入力クロックとPLL出力クロックを阻止する。入力停止回路は、PLLが停止したならば、PLL入力クロックの阻止を解除する。出力停止回路は、PLLが再ロックしたならば、PLL出力クロックの阻止を解除する。【選択図】図1
請求項（抜粋）：
PLLを含むパラシリ変換回路を備えた解像度切り替え可能な情報端末において、 解像度の切り替えに伴うクロック周波数の変更の際、前記PLLを垂直同期信号のフロントポーチ内で再ロックさせるために、前記PLLの入出力を制御するPLL入出力制御手段を設けたことを特徴とする情報端末。
IPC (6件)：
G09G 5/00 ,  G09G 5/391 ,  G09G 3/36 ,  G09G 3/20 ,  G09G 5/36 ,  G02F 1/133
FI (15件)：
G09G5/00 520V ,  G09G3/36 ,  G09G3/20 612K ,  G09G3/20 623J ,  G09G3/20 680T ,  G09G3/20 650C ,  G09G3/20 650B ,  G09G5/00 555D ,  G09G3/20 612T ,  G09G3/20 622S ,  G09G3/20 670E ,  G09G3/20 670F ,  G09G5/00 530T ,  G09G5/36 520E ,  G02F1/133 505
Fターム (63件)：
2H093NC03 ,  2H093NC12 ,  2H093NC16 ,  2H093NC24 ,  2H093NC27 ,  2H093ND20 ,  2H093ND39 ,  2H093ND40 ,  5C006AA02 ,  5C006AF25 ,  5C006AF47 ,  5C006AF51 ,  5C006AF57 ,  5C006AF61 ,  5C006AF68 ,  5C006AF69 ,  5C006AF72 ,  5C006AF73 ,  5C006BC16 ,  5C006BF06 ,  5C006BF15 ,  5C006BF24 ,  5C006BF26 ,  5C006EC02 ,  5C006FA04 ,  5C006FA16 ,  5C006FA31 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080DD06 ,  5C080DD09 ,  5C080DD12 ,  5C080DD14 ,  5C080EE01 ,  5C080EE17 ,  5C080EE21 ,  5C080EE26 ,  5C080GG05 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080KK07 ,  5C082AA14 ,  5C082AA21 ,  5C082BA02 ,  5C082BA12 ,  5C082BA26 ,  5C082BA29 ,  5C082BB47 ,  5C082BC19 ,  5C082BD02 ,  5C082BD09 ,  5C082CA32 ,  5C082CA76 ,  5C082CA81 ,  5C082CA84 ,  5C082CA85 ,  5C082CB01 ,  5C082CB06 ,  5C082DA76 ,  5C082DA87 ,  5C082MM02
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM