特許

J-GLOBAL ID：200903022427008583

半導体装置の製造方法

発明者： 石津 智之
出願人/特許権者： 松下電器産業株式会社
代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-000277
公開番号（公開出願番号）：特開2004-214440
出願日： 2003年01月06日
公開日（公表日）： 2004年07月29日
要約：

【課題】熱処理によって活性領域の一部に集中するイオン注入欠陥を抑制することにより、リーク電流の低減を図る。【解決手段】トレンチ素子分離領域2が形成された半導体基板1上に、ゲート絶縁膜3を形成する。その後、ゲート絶縁膜3上に下部ゲート電極4a、上部ゲート電極5a、および、ゲート上絶縁膜6aからなるゲート電極部8を形成する。その後、ゲート電極部8をマスクにして、n型エクステンション注入層9及びp型ポケット注入層10を形成する。その後、ゲート電極部8の側面上にサイドウォール12を形成した後、n型ソース・ドレイン注入層13を形成する。その後、保護絶縁膜15を形成した後、不純物を活性化させ、トレンチ素子分離領域2に埋め込まれている絶縁膜の応力を開放するためのRTA処理を行う。【選択図】 図1

請求項（抜粋）：

半導体基板にトレンチ素子分離領域を形成する工程(a)と、前記トレンチ素子分離領域に囲まれた前記半導体基板における素子形成領域上にゲート絶縁膜及びゲート電極を形成する工程(b)と、 前記工程(b)の後に、前記素子形成領域に第1の不純物をイオン注入してソース・ドレイン注入層を形成する工程(c)と、 前記工程(c)の後に、基板上の全面に、保護絶縁膜を形成する工程(d)と、 前記保護絶縁膜が形成された状態で、前記ソース・ドレイン注入層の前記第1の不純物を活性化させるための熱処理を行い、ソース・ドレイン拡散層を形成する工程(e)と を有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L29/78 ,  H01L21/265 ,  H01L21/76 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088

FI (6件)：

H01L29/78 301S ,  H01L21/265 602B ,  H01L27/08 331A ,  H01L27/08 102B ,  H01L21/76 L ,  H01L29/78 301N

Fターム (60件)：

5F032AA35 ,  5F032AA44 ,  5F032AA77 ,  5F032CA17 ,  5F032DA04 ,  5F032DA25 ,  5F032DA60 ,  5F048AA04 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BB05 ,  5F048BB09 ,  5F048BB12 ,  5F048BC05 ,  5F048BC06 ,  5F048BC07 ,  5F048BC15 ,  5F048BD04 ,  5F048BF11 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F140AA08 ,  5F140AA24 ,  5F140BA01 ,  5F140BE07 ,  5F140BF04 ,  5F140BF07 ,  5F140BF11 ,  5F140BF17 ,  5F140BG08 ,  5F140BG14 ,  5F140BG27 ,  5F140BG37 ,  5F140BG39 ,  5F140BG51 ,  5F140BG53 ,  5F140BH14 ,  5F140BH15 ,  5F140BH22 ,  5F140BH34 ,  5F140BH35 ,  5F140BH36 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140BK14 ,  5F140BK20 ,  5F140BK21 ,  5F140BK22 ,  5F140CB04 ,  5F140CB10 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CE03