特許
J-GLOBAL ID：200903022461691217
高速カレントミラー回路及び方法
発明者：
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-040942
公開番号（公開出願番号）：特開2000-244259
出願日： 2000年02月18日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】 増幅器の能動負荷として使用するのに適したカレントミラー回路を提供する。【解決手段】 本カレントミラー回路は、直列接続されている第一及び第二MOSトランジスタと、直列接続されている第三及び第四MOSトランジスタを有している。第一及び第三トランジスタは共通のソース及び共通のゲート接続を有しており、第二トランジスタのドレインはカレントミラー入力端を形成しており且つ第四トランジスタのドレインはカレントミラー出力端を形成している。バイアス回路が第二トランジスタをトライオード領域に維持し且つ第四トランジスタを飽和領域に維持すべく動作する。第二トランジスタはカレントミラー回路の過渡的応答性能を向上させるために第四トランジスタと比較して幾何学的形状が小型である。
請求項（抜粋）：
カレントミラー回路において、第一導電型の第一及び第二MOSトランジスタが設けられており、前記第一MOSトランジスタが第一電流経路を形成するために前記第二MOSトランジスタによって画定されているドレイン・ソース電流経路と直列に接続されているドレイン・ソース電流経路を画定しており、第一導電型の第三及び第四MOSトランジスタが設けられており、前記第三MOSトランジスタは第二電流経路を形成するために前記第四MOSトランジスタによって画定されているドレイン・ソース電流経路と直列に接続しているドレイン・ソース電流経路を画定しており、前記第一及び第三MOSトランジスタのソースが共通接続されており、前記第一及び第三MOSトランジスタのゲートが共通接続されており、前記第二MOSトランジスタのドレインがカレントミラー入力端を形成しており且つ前記第四MOSトランジスタのドレインがカレントミラー出力端を形成しており、前記第二トランジスタMOSのゲートへ接続している第一バイアス電圧出力端及び前記第四MOSトランジスタのゲートへ接続している第二バイアス電圧出力端を具備するバイアス回路が設けられており、前記バイアス回路は前記第二MOSトランジスタがトライオード領域において動作し且つ前記第四MOSトランジスタが飽和領域において動作するように構成されている、ことを特徴とするカレントミラー回路。
IPC (2件)：
FI (2件)：
H03F 3/343 A
, H03F 3/45 A
