特許
J-GLOBAL ID：200903022465685149
情報処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平4-205234
公開番号（公開出願番号）：特開平6-052087
出願日： 1992年07月31日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 記憶制御装置において、異種インタフェースプロトコルの混在制御を行う。【構成】 中央処理装置1〜4、電気チャネル5,7、光チャネル6,8、電気ケ-ブル9,11、光ケ-ブル10,12,14、中継器13、半導体記憶制御装置15、半導体記憶装置16、チャネルインタフェース制御部17〜20、マイクロプロセッサ21、メモリ22、選択回路23、デ-タ転送制御回路24、25:ドライブインタフェース制御部25、制御線26〜31、デ-タ転送パス32〜35から構成される。【効果】 外部記憶制御装置および外部記憶装置を種々の情報伝達方法(インタフェースプロトコル)の情報伝達経路に接続することができる。
請求項（抜粋）：
記憶装置と、上記記憶装置を制御する記憶制御装置と、上記記憶制御装置を介して上記記憶装置と情報の入出力を行うすくなくとも一つの上位装置と、上記上位装置と上記記憶制御装置間の情報を伝達する、インタフェースプロトコルが異なる複数の情報伝達経路とを有する情報処理装置であって、上記記憶制御装置は、異なった上記インタフェースプロトコルに対応して情報の入出力を行うチャネルインタフェース制御部を有し、各チャネルインタフェース制御部は、インタフェースプロトコルが異なる複数の情報伝達経路にそれぞれ接続されることを特徴とする情報処理装置。
引用特許：
前のページに戻る
