特許

J-GLOBAL ID：200903022469414956

半導体装置の製造方法

発明者： 関口 満
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-038712
公開番号（公開出願番号）：特開平10-242079
出願日： 1997年02月24日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 接合リークを低減することの可能なシリサイド層を有する半導体装置の製造方法を提供することを目的とする。【解決手段】 シリコン基板1上の金属シリサイド形成領域であるソース/ドレイン領域6及び多結晶シリコンゲート4表面を、最終的に形成される金属シリサイドにより消費される半導体基板分より深くイオン注入により非晶質化して非晶質化層7を形成する。その後金属シリサイド形成領域に金属のCo膜8を堆積し、さらに熱処理を行うことによりコバルトシリサイド層を形成する。この構成により、シリサイド化反応で消費されるシリコンが全て非晶質化されたものとすることができ、シリサイド層の凹凸の発生を抑制することができる。

請求項（抜粋）：

半導体基板上の金属シリサイド形成領域を、最終的に形成される前記金属シリサイドにより消費される半導体基板分より深く非晶質化する工程と、前記金属シリサイド形成領域に金属を堆積した後、熱処理により前記金属シリサイドを形成する工程とを有する半導体装置の製造方法。

IPC (5件)：

H01L 21/28 301 ,  H01L 21/265 ,  H01L 21/3205 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/28 301 T ,  H01L 21/265 Q ,  H01L 21/88 Q ,  H01L 29/78 301 P