特許

J-GLOBAL ID：200903022483525655

空間ダイバーシティ遅延時間差補正装置

発明者： 園田 秀昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-155495
公開番号（公開出願番号）：特開平8-008634
出願日： 1994年06月15日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】 空間ダイバーシティーアンテナを用いたフェージング回線において、複数のダイバーシティーブランチ間でのRFフィーダーの長さの相違による伝搬遅延時間差を、補正用フィーダを用いることなく実現可能とする。【構成】 フィーダー補正回路110-1を設けており、この回路では、適応整合フィルタ(AMF)101-1において遅延時間差補正を行う際に得られるタップ係数を利用しており、得られたタップ係数を検波(115a〜c)し、その最大値を判別(116a〜c)する。また、受信信号に対して遅延量が異なるように設定した複数のルート(R-1,0,+1 )を設けており、タップ係数の最大値に対応するルートを選択し、これに受信信号を通し、その遅延によりフィーダーにおける伝搬遅延時間差を解消する。

請求項（抜粋）：

複数のダイバーシティアンテナと、各ダイバーシティアンテナにそれぞれ接続されたAMF(適応整合フィルタ)と、前記各AMFの出力を合成する合成手段と、合成された信号を等化するDFE(判定帰還型等化器)とを備え、このDFEの出力信号を前記AMFに帰還させ、前記AMFにおいて前記出力信号に基づいて得られるタップ係数を利用して受信信号の集束、強化を行うようにした空間ダイバーシティ遅延時間差補正装置において、前記複数のダイバーシティアンテナとAMFで構成される複数のダイバーシティブランチ間におけるRFフィーダー長の差を補正するためのフィーダー差補正回路を備えており、このフィーダー差補正回路は、前記タップ係数に基づいて自己のダイバーシティブランチの遅延状態を判別し、この判別結果に基づいて前記AMFに入力される信号の遅延量を制御するように構成したことを特徴とする空間ダイバーシティ遅延時間差補正装置。

IPC (2件)：

H01Q 3/24 ,  H04B 7/08

引用特許：

審査官引用 (2件)

• 特開昭62-092503
  
• 特開昭56-120202