特許
J-GLOBAL ID：200903022487108170
集積回路装置および論理回路の構成方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 正剛
公報種別：公開公報
出願番号（国際出願番号）：特願平7-109208
公開番号（公開出願番号）：特開平8-307246
出願日： 1995年05月08日
公開日（公表日）： 1996年11月22日
要約：
【要約】【目的】 プログラマブル回路を備えた集積回路装置において、論理回路の事後的かつ大規模な変更を可能にする。【構成】 プログラマブル回路11は、予めROM12から初期回路データを取得してデータ入力回路を構成しておく。外部制御装置2は、コンフィグレーション指令の入力を契機にプログラム信号及びコンフィグレーションアドレスをプログラマブル回路11へ出力する。プログラマブル回路11は、入力したコンフィグレーションアドレスに対応した回路データをDMA転送によって回路データ格納部21から取り込み、これに基づいてコンフィグレーションを行う。プログラマブル回路11を別の機能を持つ回路へ変更する場合には、外部制御装置2からリセット信号および変更する回路のコンフィグレーションアドレスをプログラマブル回路11に出力し、上記と同様の処理を行う。
請求項（抜粋）：
データ入力回路を構成するための初期回路データを格納した初期回路データ格納メモリと、論理回路の構成に用いる回路データを更新自在に格納するコンフィグレーションメモリを有する少なくとも一つのプログラマブル回路と、指令に基づき前記回路データを取り込んで該当プログラマブル回路のコンフィグレーションメモリに転送するデータ転送制御手段とを有し、前記プログラマブル回路は、前記初期回路データを取得して入力回路を構成するとともに、前記コンフィグレーションメモリに格納された最新の回路データに基づいて所要の論理回路を構成することを特徴とする集積回路装置。
IPC (5件)：
H03K 19/177
, G06F 11/22 330
, G11C 7/00 311
, H01L 21/82
, H03K 19/173 101
H03K 19/177
, G06F 11/22 330 D
, G11C 7/00 311 Z
, H03K 19/173 101
, H01L 21/82 A
