特許
J-GLOBAL ID：200903022488646760
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平4-116333
公開番号（公開出願番号）：特開平5-136164
出願日： 1992年05月08日
公開日（公表日）： 1993年06月01日
要約：
【要約】 (修正有)【目的】 希釈酸化法によりゲート電極側壁にスペーサを形成させる方法を提供する。【構成】 半導体基板200上にゲート酸化膜21を形成し、絶縁層がその上に形成されており、不純物が注入されたポリシリコンから構成されたゲート電極221を形成する。望ましくは、不純物は燐イオンである。次に、前記基板200に希釈酸化工程を遂行するとゲート電極側壁のポリシリコンが酸化しスペーサ25を形成する。【効果】 異方性食刻工程を除外させることにより放射損傷を除去させ、低濃度不純物領域とゲート電極間の重畳キャパシタンスを減少させ、動作速度を向上し、製造方法が単純である。
請求項（抜粋）：
不純物がドーピングされたポリシリコンから構成されたゲート電極を形成する段階、および前記ゲート電極が形成された半導体基板を希釈酸化させ、前記ゲート電極の側壁にスペーサを形成する段階から構成された半導体装置の製造方法。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 21/316
