特許

J-GLOBAL ID：200903022488702270

配線基板の形成方法及びその方法に使用される配線基板

発明者： 金田 好司 ,  細江 英之
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平4-081953
公開番号（公開出願番号）：特開平5-283531
出願日： 1992年04月03日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】 配線技術(マスタースライス方式を採用する半導体集積回路装置1)において、配線(信号配線18S,20S)の良、不良を短時間で検査する。また、配線技術において、配線の良、不良を検査してから配線基板のプロセスを修正するまでに要する時間を短縮する。【構成】 配線技術において、基板(10)の主面上の下層の配線層に電源配線(16G,16V)を配置し、上層の配線層に信号配線(18S,20S)を配置する工程、この後に前記信号配線の外観検査、電気的特性検査を行い、不良が存在する場合は前段工程に修正を施す。

請求項（抜粋）：

金属材料若しくは合金材料で形成される単層構造の配線、又は前記いずれかの材料を複数重ね合わせ若しくは双方の材料を重ね合わせて形成される積層構造の配線を配置する配線層が、基板の主面上に複数層をなす配線基板の形成方法において、以下の工程(1)及び工程(2)を具備する。(1)前記基板の主面上の下層の配線層に電源が供給される電源配線を配置し、この下層の配線層の上層の配線層に、信号が伝達され、前記電源配線に比べて配線幅が小さくかつ電源配線に比べて配置本数が多い信号配線を配置する工程、(2)この基板の上層の配線層に配置された信号配線の良、不良を検査し、検査の結果、信号配線に不良が検出された場合にはこの検査工程までの工程に不良を回避する修正を行う工程。

IPC (5件)：

H01L 21/82 ,  G01R 31/26 ,  H01L 21/66 ,  H01L 21/3205 ,  H01L 27/04

FI (3件)：

H01L 21/82 T ,  H01L 21/82 W ,  H01L 21/88 A