特許
J-GLOBAL ID：200903022492281815
絶縁ゲート型半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平6-007708
公開番号（公開出願番号）：特開平7-221294
出願日： 1994年01月27日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 ゲート電極下の酸化膜を部分的に厚くすることによりゲ-ト・ドレイン間容量Cdgを低減した構造を、簡素な製造工程で製造すること。【構成】 半導体基板1表面にガードリング領域を形成し、全面にシリコン窒化膜を堆積する。シリコン窒化膜をパタ-ニングしてガ-ドリング上にフィ-ルドプレ-トを形成し、さらに素子形成領域のボディ領域2で囲まれた部分の上にシリコン窒化膜を残してマスク13を形成する。マスク13を選択マスクとして酸化膜をエッチングすることにより、厚い酸化膜16を形成する。マスク13を除去した後、ゲート酸化膜の形成、ゲート電極の形成、チャンネル領域の形成、およびソ-ス領域の形成を行う。
請求項（抜粋）：
一導電型半導体基板表面の素子形成領域を囲む非活性領域に逆導電型のガードリング領域を形成する工程と、前記半導体基板の表面を被覆する絶縁膜上にシリコン窒化膜を堆積する工程と、前記シリコン窒化膜をパターニングして、前記ガードリング領域を形成した領域の上を覆うフィ-ルドプレ-トと、ゲート電極形成予定領域の前記絶縁膜上を覆うマスクを形成する工程と、前記素子形成領域の絶縁膜を、前記マスクを選択マスクとしてエッチングすることにより、前記マスクの下に比較的厚い絶縁膜を残す工程と、前記素子形成領域のマスクを除去する工程と、ゲート絶縁膜を形成する工程と、前記厚い絶縁膜の上と前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極をマスクに一導電型の不純物を拡散してチャンネル領域を形成する工程と、前記ゲート電極を選択マスクに逆導電型の不純物を拡散してソース領域を形成する工程と、を具備することを特徴とする絶縁ゲート型半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 29/78 321 G
, H01L 29/78 321 P
