特許
J-GLOBAL ID：200903022516314825

半導体記憶装置及びその製造方法

発明者：
田中 啓安

田中 啓安 について

, 
勝又 竜太

勝又 竜太 について

, 
青地 英明

青地 英明 について

, 
木藤 大

木藤 大 について

, 
鬼頭 傑

鬼頭 傑 について

, 
佐藤 充

佐藤 充 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2007-013163
公開番号（公開出願番号）：特開2008-181978
出願日： 2007年01月23日
公開日（公表日）： 2008年08月07日
要約：
【課題】チップ面積を縮小することができる、メモリ素子を3次元に配置した不揮発性半導体記憶装置を提供すること。【解決手段】本発明の不揮発性半導体記憶装置は、抵抗変化素子及びダイオードが直列に接続されたメモリ素子を複数有する複数のメモリ素子群と、メモリ素子群の複数のメモリ素子それぞれの一端にそれぞれ接続された複数のソース線と、を有する。複数のメモリ素子群の前記複数のソース線は、それぞれ、2次元的に広がる板状の導電体層である。【選択図】図1
請求項（抜粋）：
抵抗変化素子及びダイオードが直列に接続されたメモリ素子を複数有する複数のメモリ素子群と、 前記メモリ素子群の前記複数のメモリ素子それぞれの一端にそれぞれ接続された複数のソース線と、 を有し、 前記複数のメモリ素子群の前記複数のソース線は、それぞれ、2次元的に広がる板状の導電体層であることを特徴とする不揮発性半導体記憶装置。
IPC (9件)：
H01L 27/10 ,  H01L 27/105 ,  H01L 45/00 ,  H01L 49/00 ,  H01L 21/824 ,  H01L 43/08 ,  G11C 13/00 ,  G11C 17/14 ,  G11C 11/15
FI (12件)：
H01L27/10 451 ,  H01L27/10 448 ,  H01L45/00 A ,  H01L45/00 Z ,  H01L49/00 Z ,  H01L27/10 447 ,  H01L27/10 431 ,  H01L43/08 Z ,  G11C13/00 A ,  G11C17/06 B ,  G11C11/15 110 ,  G11C11/15 130
Fターム (51件)：
4M119AA11 ,  4M119BB01 ,  4M119CC05 ,  4M119DD13 ,  4M119DD22 ,  4M119DD37 ,  4M119DD42 ,  4M119DD52 ,  4M119EE22 ,  4M119EE27 ,  4M119GG01 ,  5B125BA17 ,  5B125CA06 ,  5B125EC08 ,  5F083CR14 ,  5F083FZ10 ,  5F083GA09 ,  5F083GA10 ,  5F083GA27 ,  5F083JA33 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083LA21 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083MA20 ,  5F083PR40 ,  5F092AA13 ,  5F092AB08 ,  5F092AC12 ,  5F092AC14 ,  5F092AD25 ,  5F092BB04 ,  5F092BB22 ,  5F092BB23 ,  5F092BB36 ,  5F092BB42 ,  5F092BB43 ,  5F092BB51 ,  5F092BB55 ,  5F092BC01 ,  5F092BC42 ,  5F092CA20 ,  5F092EA05
引用特許：
出願人引用 (3件)
  • 半導体記憶装置及びその製造方法
    公報種別：公開公報   出願番号：特願2001-264928   出願人：舛岡富士雄, シャープ株式会社
  • 米国特許第5,599,724号
  • 米国特許第5,707,885号
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM