特許

J-GLOBAL ID：200903022519649003

半導体装置

発明者： 小 野 雅 良
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-197350
公開番号（公開出願番号）：特開平7-058289
出願日： 1993年08月09日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 同一基板上に形成され、電源系統を異にする複数の回路を有する半導体装置において、電源間の干渉の少ないESD保護回路を提供する。【構成】 互いに電気的に分離された少なくとも第1及び第2のウェルが形成される半導体基板と、上記第1のウェル内に形成されかつ第1の回路電源に電源端子を介して接続される第1の電気回路と、上記第2のウェル内に形成されかつ第2の回路電源に電源端子を介して接続される第2の電気回路と、上記半導体基板上に形成されかつ安定な基準電位を与える第3の回路電源に接続される基板接地用ウェルと、上記第1の電源の電源端子と上記基板接地ウェル間に逆バイアスされるように接続される第1の保護ダイオードと、上記第2の電源の電源端子と上記基板接地ウェル間に逆バイアスされるように接続される第2の保護ダイオードと、を備える。【効果】 他方の電気回路であるアナログ回路の電源がESD保護回路のダイオード容量を介してデジタル回路系の干渉を受け難い構造が得られる。

請求項（抜粋）：

互いに電気的に分離された少なくとも第1及び第2のウェルが形成される半導体基板と、前記第1のウェル内に形成されかつ第1の回路電源に電源端子を介して接続される第1の電気回路と、前記第2のウェル内に形成されかつ第2の回路電源に電源端子を介して接続される第2の電気回路と、前記半導体基板上に形成されかつ安定な基準電位を与える第3の回路電源に接続される基板接地用ウェルと、前記第1の電源の電源端子と前記基板接地ウェル間に逆バイアスされるように接続される第1の保護ダイオードと、前記第2の電源の電源端子と前記基板接地ウェル間に逆バイアスされるように接続される第2の保護ダイオードと、を備える半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 23/60

FI (2件)：

H01L 27/04 H ,  H01L 23/56 B