特許

J-GLOBAL ID：200903022563470010

セキュリティタグとその製造工程

発明者： アパルツチ,ローレンス ,  コート,アンドレ ,  ロペス,ペレス,デイヴイツド ,  マゾーキ,ゲイリー,トーマス ,  ピコリ,アンソニー,フランク ,  マルテイネス,ロランド,ローク ,  ソレル ボニン,ルイス,フランシスコ ,  マツモト,タケシ ,  イマイチ,ヒデアキ
出願人/特許権者： チエツクポイント システムズ,インコーポレーテツド
代理人 (1件)： 東島 隆治
公報種別：公表公報
出願番号（国際出願番号）：特願2003-528389
公開番号（公開出願番号）：特表2005-503033
出願日： 2002年09月11日
公開日（公表日）： 2005年01月27日
要約：

共振周波数回路の製造方法が開示されている。その方法は、(1)第1の基板の表面に第1の所定パターンで第1の接着層を形成するステップと、(2)第1の基板の表面に第1の導体箔を貼り付けて、第1の導体層を形成するステップと、(3)第1の所定パターンにほぼ対応する形状で、第1の導体層の第1の部分を形成するステップと、および(4)第1の部分に対応しない第1の導体層の第2の部分を切り離すことによって、第1の基板上に第1の導電トレースを設けるステップとを有する。第3の基板上に第3の導電トレースを形成する。誘電体層を間に挟み、第1の導電トレースに第3の導電トレースを固定して、共振周波数回路を形成する。

請求項（抜粋）：

第1の基板の表面に第1の所定パターンで第1の接着層を形成するステップと、 第1の基板の表面に第1の導体箔を貼り付けて第1の導体層を形成するステップと、 第1の所定パターンにほぼ対応する形状で、第1の導体層の第1の部分を形成するステップと、及び 第1の部分に対応しない第1の導体層の第2の部分を切り離すことによって、第1の基板の表面に第1の導電トレースを設けるステップと、 を備える共振タグの製造方法。

IPC (2件)：

H05K3/04 ,  H05K1/16

FI (3件)：

H05K3/04 B ,  H05K1/16 B ,  H05K1/16 D

Fターム (18件)：

4E351AA01 ,  4E351BB03 ,  4E351BB09 ,  4E351BB30 ,  4E351DD10 ,  4E351DD54 ,  4E351FF04 ,  4E351FF07 ,  4E351FF19 ,  5E339AB02 ,  5E339BC03 ,  5E339BD06 ,  5E339BD11 ,  5E339BE02 ,  5E339EE01 ,  5E339GG01 ,  5E339GG02 ,  5E339GG10

引用特許：

審査官引用 (4件)

• 共振タグ等の回路様金属箔シートの製造方法
  公報種別：公開公報   出願番号：特願平7-167978   出願人：株式会社三宅
• 特開昭58-154291
  
• 特開昭58-154291
  
• 特開昭58-154291