特許

J-GLOBAL ID：200903022566089229

半導体装置およびその製造方法

発明者： 窪田 通孝
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-320014
公開番号（公開出願番号）：特開平10-163485
出願日： 1996年11月29日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 製造工程数の増加がなく、MOSトランジスタの特性悪化を抑制できる、デュアルゲートのMOSトランジスタを構成素子として含むCMOS型半導体装置およびその製造方法を提供する。【解決手段】 ゲート酸化膜14上に、CVD法により、所定濃度Nの窒素原子を有した第1のポリシリコン膜31を堆積し、更に第1のポリシリコン膜31上に窒素原子を含まない第2のポリシリコン膜32を堆積し、その後第2のポリシリコン膜32、第1のポリシリコン膜31およびゲート酸化膜14をパターニングして、ゲート電極部3を形成する。【効果】 高集積化した半導体装置が作製できる。

請求項（抜粋）：

ポリシリコン膜を有して構成されるゲート電極のMOSトランジスタを構成素子として含む高集積化した半導体装置において、前記ポリシリコン膜の、厚さ方向の少なくとも一部に所定濃度Nの窒素原子を有し、前記所定濃度Nの前記窒素原子は、前記ポリシリコン膜形成のCVD時に原料ガス中に窒素系ガスを混入させて導入したことを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/80

FI (3件)：

H01L 29/78 301 G ,  H01L 27/08 102 D ,  H01L 29/80 W