特許
J-GLOBAL ID：200903022584698585
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-322029
公開番号（公開出願番号）：特開2001-143467
出願日： 1999年11月12日
公開日（公表日）： 2001年05月25日
要約：
【要約】【課題】 クロック非同期型DRAMを利用して、多バンク構成のクロック同期型DRAMを実現することにより、開発期間の短縮化を可能とする半導体記憶装置を提供すること。【解決手段】 クロック同期型DRAM1は、コマンドデコード回路2と、アクセス制御回路3と、それぞれクロック非同期型DRAMで構成された複数のバンク0〜バンクnを有する。コマンドデコード回路2は、クロック同期型DRAMのアクセスコマンドをデコードし、動作モードを解読する。アクセス制御回路3は、コマンドデコード回路2より動作モードの解読結果を受け取り、これに従ってクロック非同期型DRAMの制御を行う。バンク0〜バンクnの並列動作についても、どのように並列動作させるかをコマンドデコード回路2で判断し、それぞれのバンク0〜バンクnへのアクセスをアクセス制御回路3で行う。
請求項（抜粋）：
クロツクに同期したアクセスコマンドをデコードする手段と、所定の記憶容量を持つ記憶手段と、前記デコード手段の出力信号に応じて、前記アクセスコマンドを実行するための制御信号を前記記憶手段に送出するアクセス制御手段と、を備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/406
, G11C 11/407
G11C 11/34 363 K
, G11C 11/34 362 S
5B024AA15
, 5B024BA21
, 5B024BA29
, 5B024CA16
