特許

J-GLOBAL ID：200903022601870354

ブートストラップダイオードエミュレータを用いるブリッジ回路用ドライバ回路

発明者： ワルネルダム レオ ,  ジャナスワミー アナンド
出願人/特許権者： フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
代理人 (1件)： 杉村 暁秀 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-504854
公開番号（公開出願番号）：特表平9-503116
出願日： 1995年07月12日
公開日（公表日）： 1997年03月25日
要約：

【要約】高電圧半ブリッジ回路の外部下側及び上側パワートランジスタをそれぞれ駆動する下側駆動モジュール及び上側駆動モジュールを有する半ブリッジドライバ回路が、上側駆動モジュールを附勢する外部ブートストラップキャパシタを充電する、チップ上のブートストラップダイオードエミュレータを有している集積回路チップ内に設けられている。上側駆動モジュールは絶縁されたウェル内に設けられ、ダイオードエミュレータは、その主電流を流す素子としてウェルの周縁に沿って形成されたLDMOSトランジスタを有している。このLDMOSトランジスタは、下側パワートランジスタが導通状態に駆動されるのと同時に導通状態に駆動される。クランピング手段及び電流源が、LDMOSトランジスタのバックゲートを確実にバイアスするとともにLDMOSトランジスタの起動中にバックゲートに形成される寄生トランジスタにより引かれる電流を制限する。

請求項（抜粋）：

出力端子と高電圧直流電源の下側電圧ライン及び上側電圧ラインとの間にそれぞれ接続された下側パワートランジスタ及び上側パワートランジスタを有するブリッジ回路を駆動するとともに、第1端が前記出力端子に結合されている当該第1端と第2端とを有するブートストラップキャパシタを充電するドライバ回路であって、このドライバ回路が 電源出力端に前記下側電圧ラインに対する制御電圧を発生する電源手段と、 前記電源出力端に結合され、前記制御電圧により附勢される下側駆動モジュールであって、下側駆動制御信号を下側パワートランジスタの制御電極に供給して下側パワートランジスタを交互に導通及び非導通とする手段を有する当該下側駆動モジュールと、 前記ブートストラップキャパシタの両端間のブートストラップ電圧によって附勢するためにこのブートストラップキャパシタに結合されるようになっている上側駆動モジュールであって、上側駆動制御信号を上側パワートランジスタの制御電極に供給して上側パワートランジスタを交互に導通及び非導通とする手段を有する当該上側駆動モジュールと、 LDMOSトランジスタを有し、前記ブートストラップキャパシタを前記ブートストラップ電圧まで充電させるブートストラップダイオードエミュレータ手段であって、前記LDMOSトランジスタは、前記電源出力端に結合されたソース電極と、前記ブートストラップキャパシタの前記第2端に結合されるようになっているドレイン電極と、下側パワートランジスタが導通状態に駆動された際に前記LDMOSトランジスタを導通状態に駆動するための負荷制御回路を経て前記下側駆動モジュールに結合されたゲート電極と、バックゲート電極とを有し、このバックゲート(及び前記ドレイン電極)に寄生トランジスタが接続されている当該ブートストラップダイオードエミュレータ手段と を具えている当該ドライバ回路において、 前記バックゲート電極をバイアスするとともに前記寄生トランジスタが前記ブートストラップキャパシタから分路除去するおそれのある電流を制限するバイアス兼制限手段が前記バックゲートに結合されていることを特徴とするドライバ回路。

IPC (5件)：

H03K 17/06 ,  H02M 1/08 ,  H02M 7/537 ,  H02M 7/5387 ,  H03K 17/687

FI (5件)：

H03K 17/06 C ,  H02M 1/08 A ,  H02M 7/537 E ,  H02M 7/5387 Z ,  H03K 17/687 F