特許
J-GLOBAL ID：200903022626480224
シリアルパターン発生器
発明者：
出願人/特許権者：
代理人 (1件)：
小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-013216
公開番号（公開出願番号）：特開平6-230084
出願日： 1993年01月29日
公開日（公表日）： 1994年08月19日
要約：
【要約】【目的】 シリアルデータをパラレルデータとして記憶部への書き込みが容易で、異なるビット長のパラレルデータに対応してシリアルデータを送出することができるシリアルパターン発生器を実現することを目的にする。【構成】 本発明は、異なるビット長のパラレルデータを記憶する第1の記憶部と、この第1の記憶部に記憶されているパラレルデータに対応するビット長データを記憶する第2の記憶部と、第1の記憶部から読みだされたパラレルデータをシリアルデータに変換し出力するパラレル/シリアル変換部と、第2の記憶部からビット長データを受け取り、ビット長データに対応する第1の記憶部に記憶されているパラレルデータを、ビット長に区切り、パラレル/シリアル変換部の出力する次のデータのアドレスを第1の記憶部と第2の記憶部とに与えるアドレス指示部と、を有することを特徴とするものである。
請求項（抜粋）：
異なるビット長のパラレルデータを記憶する第1の記憶部と、この第1の記憶部に記憶されているパラレルデータに対応するビット長データを記憶する第2の記憶部と、前記第1の記憶部から読みだされたパラレルデータをシリアルデータに変換し出力するパラレル/シリアル変換部と、前記第2の記憶部からビット長データを受け取り、ビット長データに対応する前記第1の記憶部に記憶されているパラレルデータを、ビット長に区切り、前記パラレル/シリアル変換部の出力する次のデータのアドレスを第1の記憶部と第2の記憶部とに与えるアドレス指示部と、を有することを特徴とするシリアルパターン発生器。
IPC (2件)：
前のページに戻る
