特許
J-GLOBAL ID：200903022666081500
FETのスイッチング制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐々木 宗治 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-166940
公開番号（公開出願番号）：特開平8-033330
出願日： 1994年07月19日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 直流電源からの入力電流を開閉するFETスイッチ制御回路において、前記直流電源からの入力電流を最小として最大効率が得られるもの。【構成】 直流電源1からの入力電流を開閉するFETスイッチ7へ供給するスイッチング制御信号を入力し、トランジスタ43からの制御信号に基づく遅延時間を発生する回路(3〜5,28)と、前記遅延時間に低周波で微小な増減変化を与える回路(43〜48、50,51,53)と、入力電流のサージ電流ピーク値に比例した電圧を生成する回路(20〜25)と、前記生成した電圧の変化分を同期検波し、これを平滑した直流信号を制御信号として、前記サージ電流ピーク値を最小とするように前記遅延時間を制御する回路(26,33,37、40〜43、52)とを備えたもの。
請求項（抜粋）：
直流電源からの入力電流を開閉するFETスイッチのスイッチング制御信号を入力し、該入力信号を遅延させて前記FETスイッチの駆動回路へ供給する遅延回路を含み、前記遅延回路の遅延時間は遅延時間制御手段からの制御信号により可変制御される可変遅延時間発生手段と、前記スイッチング制御信号の周波数の1/10以下の周波数を発振し、該発振周波数の1/2周期毎に前記可変遅延時間発生手段の遅延時間に微少な増加と減少の変化を繰返し与える遅延時間変化手段と、前記直流電源からの入力電流中のスイッチング電流の立上り部分に生じるサージ電流のピーク値を検出し、前記ピーク値に比例した直流電圧を生成するピーク値比例電圧生成手段と、前記遅延時間に繰返し与えられた微少な増加と減少の変化に基づき、前記ピーク値に比例した直流電圧に生じた変化分を取り出し、これを前記発振周波数と同一周波数により同期検波し、該検波出力を平滑して得た直流信号を遅延時間制御信号として前記可変遅延時間発生手段に負帰還し、前記サージ電流のピーク値を最小とするように前記遅延時間を制御する遅延時間制御手段とを備えたことを特徴とするFETのスイッチング制御回路。
IPC (2件)：
前のページに戻る
