半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-315902
公開番号（公開出願番号）：特開平5-211230
出願日： 1991年11月29日
公開日（公表日）： 1993年08月20日
要約：

【要約】【目的】選択酸化法したLOCOS膜の端部に発生するバーズビークの応力による結晶欠陥および結晶転位でリーク電流が増大する。厚いLOCOS膜の端部における金属配線のカバレッジが悪い。これらの問題を一挙に解決するものである。【構成】N型シリコン基板1に酸化膜2を形成したのち薄い酸化膜2aを形成してチャネルストッパ3を形成する。つぎに酸化膜2を除去したのち酸化膜2bを形成する。つぎにレジスト4をマスクとして酸化膜2bをエッチングしてからレジスト4を除去する。つぎにエピタキシャル層5を成長させたのちレジスト4aを塗布してエッチバック平坦化する。

請求項（抜粋）：

半導体基板の一主面に素子間分離用の絶縁膜を形成してから選択エッチングする工程と、全面にエピタキシャル層を成長させる工程と、全面にレジストを塗布してからエッチバックして平坦化する工程とを含む半導体装置の製造方法。

引用特許：

審査官引用 (2件)

特開昭59-018655
特開昭58-093252

前のページに戻る