特許

J-GLOBAL ID：200903022708803080

データ記憶装置

発明者： 奥原 尚子 ,  都坂 勇
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-061796
公開番号（公開出願番号）：特開2000-259489
出願日： 1999年03月09日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】CPU を動作させずにデータの蓄積や並び替えを行うことができる半導体装置を提供する。【解決手段】データを貯えるRAM 2と、受信データを並べてRAM 2に出力するためのシフトレジスタ1と、RAM 2に自動で書き込みを行うためのアドレス生成部4と、RAM 2への書き込みまたは読み出しのアドレスとアクセス信号を選択するセレクタ3と、RAM 2のすべてにデータが書き込まれたことを示すアクセス方向制御フラグのレジスタ5とを備えている。

請求項（抜粋）：

データを貯えるRAM と、受信データを並べて前記RAM に出力するためのシフトレジスタと、前記RAM に自動で書き込みを行うためのアドレス生成部と、前記RAM への書き込みまたは読み出しのアドレスとアクセス信号を選択するセレクタと、前記RAM のすべてにデータが書き込まれたことを示すアクセス方向制御手段とを備えたデータ記憶装置。

IPC (5件)：

G06F 12/04 510 ,  G06F 12/04 ,  G06F 3/08 ,  G06F 5/00 ,  G06F 12/02 550

FI (5件)：

G06F 12/04 510 E ,  G06F 12/04 510 G ,  G06F 3/08 H ,  G06F 5/00 N ,  G06F 12/02 550 B

Fターム (11件)：

5B060AB05 ,  5B060AB08 ,  5B060AC18 ,  5B060CA17 ,  5B060DA06 ,  5B065BA05 ,  5B065CA16 ,  5B065CC01 ,  5B065CC08 ,  5B065CH15 ,  5B065CS05