特許
J-GLOBAL ID：200903022717822713
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平5-150852
公開番号（公開出願番号）：特開平7-141889
出願日： 1993年06月22日
公開日（公表日）： 1995年06月02日
要約：
【要約】【構成】 アドレス信号Ai+1〜Ajの変化を検出する第1の遅延回路9b及び排他的論理和回路9aと、排他的論理和回路9aの出力が1つでもハイレベルになるとローレベルを出力するMOSトランジスタQAi+1〜QAjの並列回路と、この並列回路の出力がローレベルになると、不一致信号MISSバーを一定期間だけアクティブとする第3の遅延回路9e、NAND回路9d及びインバータ回路9fとからなるアドレス変化検出回路9を備える。【効果】 高速アクセスモードを簡便に利用するための不一致信号MISSバーを簡単な回路構成のアドレス変化検出回路9で非同期式に生成することができるので、半導体記憶装置のチップ面積を減少させることができ、しかも、使用上の制約を受けることもなくなる。
請求項（抜粋）：
アドレス信号の一部のビット信号について、各ビット信号ごとに設けられ、該アドレス信号の変化を検出するための変化検出手段と、該変化検出手段が、該アドレス信号の変化を検出した場合に、一定期間だけ信号を発生するタイマ回路と、該タイマ回路の出力を外部に出力する出力手段とを備えた半導体記憶装置。
引用特許：
前のページに戻る
