特許

J-GLOBAL ID：200903022729617821

半導体装置の製造方法

発明者： 清田 久晴
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-206832
公開番号（公開出願番号）：特開平10-050834
出願日： 1996年08月06日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 層間絶縁膜をドライエッチングしてWSix膜に臨むビアホールを開口した後に該層間絶縁膜をリフローさせるためのアニールを行う場合に、該WSix膜の増速異常酸化を防止する。【解決手段】 層間絶縁膜8にコンタクトホール8CHとビアホール8VHとを開口した後、基体に窒化アニールを施してWSix膜5の表面に窒化物層10を形成する。この後、下地のプラズマ照射損傷の回復を兼ねてリフロー・アニール(リフロー後の部材には添字rを付ける。)を行うが、この時のアニール雰囲気中に若干のO2 が存在しても、窒化物層10によりWSix膜5の外界接触が遮断されるため、WSix膜5の増速異常酸化が防止される。窒化物層10中のWNxは導電性を有するので、この層を残したまま上層配線パターンを形成しても、コンタクト特性上の支障はない。

請求項（抜粋）：

少なくとも表層部が金属シリサイド膜で構成される配線パターンを層間絶縁膜で被覆する第1工程と、前記層間絶縁膜をドライエッチングし、少なくとも前記配線パターンに臨む接続孔を開口する第2工程と、前記接続孔の底面において少なくとも前記金属シリサイド膜の露出面を窒化する第3工程と、前記ドライエッチングにより前記接続孔の底面に生じたダメージを回復させると共に前記層間絶縁膜をリフローさせるためのアニールを行う第4工程と、前記接続孔を被覆する上層配線パターンを形成する第5工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/28 301

FI (3件)：

H01L 21/90 C ,  H01L 21/28 301 D ,  H01L 21/90 A