特許

J-GLOBAL ID：200903022738620126

半導体記憶装置

発明者： 中嶋 英晴
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-073348
公開番号（公開出願番号）：特開平5-235299
出願日： 1992年02月25日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】折り返しビット線構成でビット線の延在方向における記憶セルの辺の長さを短くして、信頼性及び集積度の両方を高める。【構成】ビット線BL1等とワード線WL1等とが互いに直交する方向へ延在しているが、ワード線WL1等の延在方向では記憶セル10がビット線BL1等の延在方向へ記憶セル10の2分の1個分ずつずれて配置されている。このため、折り返しビット線構成を形成することができるにも拘らず、ビット線BL1等の延在方向に並んでいる記憶セル10間を通過するワード線WL1等は1本のみである。しかも、ビット線BL1等とワード線WL1等とが互いに直交しているので、ビット線BL1等の延在方向におけるワード線WL1等の幅が実際の幅と等しくなり、この幅をリソグラフィの限界にまで細くすることができる。

請求項（抜粋）：

トランジスタとキャパシタとで記憶セルが構成されている半導体記憶装置において、ビット線とワード線とが互いに直交する方向へ延在しており、前記ワード線の延在方向では前記記憶セルが前記ビット線の延在方向へ前記記憶セルの2分の1個分ずつずれて配置されている半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 27/04

FI (2件)：

H01L 27/10 325 T ,  H01L 27/10 325 N

引用特許：

出願人引用 (2件)

• 特開平4-018755
  
• 特開平1-011361
  

審査官引用 (3件)

• 特開平4-018755
  
• 特開平1-011361
  
• 特開昭63-277394