特許
J-GLOBAL ID：200903022743260200
電流検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-037203
公開番号（公開出願番号）：特開平7-244093
出願日： 1994年03月08日
公開日（公表日）： 1995年09月19日
要約：
【要約】【目的】 ヒステリシス幅を大きくとることのできる電流検出回路を提供すること。【構成】 演算増幅器11の一方の入力端子に基準電圧源を接続し、演算増幅器11の他方の入力端子とアース端子TGとの間には検出すべき電流を電圧値に変換するための第1の抵抗R12とトランジスタQ11とを含む変換回路を接続する。トランジスタQ11は、その制御端子を演算増幅器11の出力に、第1の端子をアース端子TGに、第2の端子を第1の抵抗R12を介して演算増幅器11の他方の入力端子にそれぞれ接続して成る。前記検出すべき電流の入力端子T11とアース端子TGとの間には更に、第1の抵抗R12とトランジスタQ11との直列回路に並列になるように第2の抵抗R11を接続した。
請求項（抜粋）：
検出すべき電流があらかじめ定められた第1の値まで上昇すると検出信号を出力し、その後、前記検出すべき電流が前記あらかじめ定められた値とは異なる第2の値まで低下すると前記検出信号の出力を停止するようにヒステリシスを持たせた電流検出回路において、演算増幅器の一方の入力端子に基準電圧源を接続し、前記演算増幅器の他方の入力端子とアース端子との間には前記検出すべき電流を電圧値に変換するための第1の抵抗と三端子能動素子とを含む変換回路を接続して成り、前記三端子能動素子は、その制御端子を前記演算増幅器の出力に、第1の端子を前記アース端子に、第2の端子を前記第1の抵抗を介して前記他方の入力端子にそれぞれ接続して成り、前記検出すべき電流の入力端子と前記アース端子との間には更に、前記第1の抵抗と前記三端子能動素子との直列回路に並列になるように第2の抵抗を接続して成ることを特徴とする電流検出回路。
IPC (3件)：
G01R 19/165
, G01R 19/00
, G05F 1/10 301
