特許
J-GLOBAL ID:200903022751971280

コントローラの回路構造、及び、そのコントローラを生成する高位合成方法

発明者:
出願人/特許権者:
代理人 (2件): 板垣 孝夫 ,  森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願2004-144240
公開番号(公開出願番号):特開2005-327055
出願日: 2004年05月14日
公開日(公表日): 2005年11月24日
要約:
【課題】 制約動作周波数で正常に動作しない処理に対して、処理時間を確保するように外部から制御して正常に動作させることができるコントローラの回路構造を提供する。【解決手段】 処理を実行するデータパスと処理の実行タイミングを制御するFSMに基づくコントローラとを具備した回路である。コントローラは、FSM状態滞在延長制御機構を備える。このFSM状態滞在延長制御機構は、FSMの任意の状態に対して、状態に滞在する期間を延長することができ、かつ、その延長期間は外部から任意に設定することができる。これにより、ある処理が予定された周波数で正常に動作しない場合に、例えば、CPU上で動作するソフトウェアなどの外部から、その処理を実行するFSMの状態に滞在する期間を延長するように設定して、その処理の実行に必要な時間を確保する。【選択図】 図4
請求項(抜粋):
処理を実行するデータパスと処理の実行タイミングを制御するFSMに基づくコントローラとを具備した回路において、前記コントローラは、前記FSMの任意の状態に対して、状態に滞在する期間を延長することができ、かつ、その延長期間は外部から任意に設定することができるFSM状態滞在延長制御機構を備えることを特徴とするコントローラの回路構造。
IPC (2件):
G06F7/00 ,  G06F17/50
FI (2件):
G06F7/00 E ,  G06F17/50 654M
Fターム (6件):
5B022AA07 ,  5B022BA00 ,  5B022FA01 ,  5B022FA10 ,  5B046AA08 ,  5B046BA03

前のページに戻る