特許
J-GLOBAL ID：200903022753884687
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-258933
公開番号（公開出願番号）：特開平10-107277
出願日： 1996年09月30日
公開日（公表日）： 1998年04月24日
要約：
【要約】【課題】 高電位配線を素子分離領域の外部から素子分離領域を跨いでドレイン領域に接続する場合でも、ドレイン-ソース間の耐圧の低下を防止することのできる半導体装置を提供する。【解決手段】 素子形成領域4の略中心部分におけるN型エピタキシャル層2の表面には、n+型ドレイン領域5が形成され、n+型ドレイン領域5を取り囲み、かつ、p+型素子分離領域3に接して素子形成領域4の表面にp型ウェル領域6が形成され、p型ウェル領域6に内包されるように素子形成領域4の表面に+型ソース領域7が形成されている。そして、p型ウェル領域6とn+型ドレイン領域5との間のドリフト領域における素子形成領域4の表面に、n+型ドレイン領域5を取り囲むように、複数のn+型不純物領域12が同心円状に一定の間隔で設けられている。また、n+ドレイン領域5とn+ソース領域7との間には、複数の抵抗素子13が接続され、各抵抗素子13間はn+型不純物領域12に接続されている。
請求項（抜粋）：
第一導電型半導体基板と、該半導体基板上に形成された第二導電型エピタキシャル層と、該エピタキシャル層の表面から前記半導体基板に到達するように形成された高濃度第一導電型素子分離領域と、該素子分離領域により絶縁分離された素子形成領域と、該素子形成領域の表面に形成された高濃度第二導電型ドレイン領域と、該ドレイン領域に電気的に接続され、かつ、前記素子形成領域の外部に延設されたドレイン電極と、該ドレイン電極下部近傍を除いて前記ドレイン領域を取り囲み、かつ、前記素子分離領域と接するように前記素子形成領域の表面に形成された第一導電型ウェル領域と、該ウェル領域に内包されるように前記素子形成領域の表面に形成された高濃度第二導電型ソース領域と、前記エピタキシャル層上に形成された絶縁膜と、該ソース領域と前記ドレイン領域との間の前記ウェル領域上に前記絶縁膜を介して形成されたゲート電極と、前記ソース領域と電気的に接続されたソース電極とを有して成る半導体装置において、前記ウェル領域と前記ドレイン領域との間のドリフト領域における前記素子形成領域の表面に、前記ドレイン領域を取り囲むように不純物領域を形成し、前記ドレイン領域と前記ソース領域との間を複数のインピーダンス素子により接続し、該インピーダンス素子間の任意の点を、前記不純物領域に接続するようにしたことを特徴とする半導体装置。
FI (2件)：
H01L 29/78 301 W
, H01L 29/78 652 F
