特許

J-GLOBAL ID：200903022762660589

半導体集積回路装置

発明者： 三瀬 辰也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-062956
公開番号（公開出願番号）：特開平9-260601
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】 半導体集積回路装置に関し、従来から多用されてきたエッチング停止層を設ける技術を利用して、冗長用パターンを覆う絶縁膜の厚さを適正値に維持するのであるが、簡単な手段で有効に目的を達成できるようにすると共に高い信頼性が得られるようにしようとする。【解決手段】 所要素子領域が作りこまれた基板を覆う下地絶縁膜1上に素子用パターン2と同層で形成された冗長用パターン3と、冗長用パターン3を覆い且つ冗長用パターン3と共に溶断可能な厚さを正確に維持した絶縁膜4と、冗長用パターン3を覆う絶縁膜4上に於いて素子用パターンを構成する導電性膜の一部を利用すると共に冗長用パターン3に対応する冗長用パターン窓13Rに比較して大きく形成されて冗長用パターン3を覆う絶縁膜4の厚さを正確に溶断可能であるように維持する為のエッチング停止パターン5Aとを備える。

請求項（抜粋）：

所要素子領域が作りこまれた基板を覆う絶縁膜上に素子用パターンと同層で形成された冗長用パターンと、該冗長用パターンを覆い且つ該冗長用パターンと共に溶断可能な厚さを正確に維持した絶縁膜と、該冗長用パターンを覆う絶縁膜上に於いて素子用パターンを構成する材料膜の一部を利用すると共に該冗長用パターンに対応する冗長用パターン窓に比較して大きく形成されて該冗長用パターンを覆う絶縁膜の厚さを正確に溶断可能であるように維持する為のエッチング停止パターンとを備えてなることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/82 ,  H01L 21/3205

FI (3件)：

H01L 27/10 691 ,  H01L 21/82 R ,  H01L 21/88 Z