特許

J-GLOBAL ID：200903022797874590

半導体記憶装置および製造方法

発明者： 森本 類
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-238981
公開番号（公開出願番号）：特開2001-068632
出願日： 1999年08月25日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 ピーク/バレー比の小さいトンネルダイオードに対してデータホールド特性およびデータ読み出し/書き込み特性の安定を確保することができる半導体記憶装置および製造方法を提供する。【解決手段】 トンネルダイオードを形成するグランド直接コンタクトの底部にトンネル絶縁膜を配置してトンネルダイオードのピーク/バレー比を向上させることができ、記憶ノード直接コンタクトの底部にトンネル絶縁膜を配置して高抵抗負荷の抵抗値をさらに高めることができ、高抵抗負荷に印加される電源電圧をビット線に印加される電源電圧に対して高く設定してカラム電流を抑制しつつデータホールド特性を向上させることができる。アクセストランジスタのドレイン領域側をP-型活性領域としてドレイン抵抗を高め、ビット線直接コンタクトの底部にトンネル絶縁膜を配置することにより、カラム電流を抑制し安定したデータ読み出し/書き込み特性を確保することができる。

請求項（抜粋）：

ビット線とワード線とにより選択される半導体記憶装置であって、ドレイン側が前記ビット線に接続され、ゲート側が前記ワード線に接続されたアクセストランジスタと、前記アクセストランジスタのドレイン領域側にある記憶ノードと電源との間に接続された負荷抵抗と、前記アクセストランジスタのドレイン領域側にある記憶ノードとグランドとの間に接続された負性抵抗部とを備え、前記負性抵抗部は、相対的に不純物濃度の濃いP型の活性領域上に形成されたトンネル効果を生じさせるトンネル絶縁膜と該トンネル絶縁膜上に形成されたN型ポリシリコンとを有することを特徴とする半導体記憶装置。

IPC (3件)：

H01L 27/10 371 ,  G11C 11/38 ,  H01L 29/88

FI (3件)：

H01L 27/10 371 ,  G11C 11/38 ,  H01L 29/88 F

Fターム (22件)：

5B015HH01 ,  5B015HH03 ,  5B015JJ31 ,  5B015KA13 ,  5B015PP02 ,  5B015QQ08 ,  5F083BS05 ,  5F083BS37 ,  5F083BS49 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083KA05 ,  5F083KA16 ,  5F083LA01 ,  5F083LA12 ,  5F083LA18 ,  5F083MA06 ,  5F083MA15 ,  5F083MA16 ,  5F083MA20 ,  5F083PR13