特許
J-GLOBAL ID：200903022805676280
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-261397
公開番号（公開出願番号）：特開平6-112500
出願日： 1992年09月30日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 集積度を向上させた不揮発性メモリを提供する。【構成】 選択ゲート電極9は、強誘電体膜6および絶縁体膜26の一部を覆っている。オフセット領域20aの上部には、絶縁性サイドウォール23が設けられている。絶縁性サイドウォール23の下部は、書込時にはオフセット領域20aを構成するが、読み出す際にはソース4に読み出し電圧を印加することにより、空乏層が拡大しチャネルを形成する。【効果】 絶縁性サイドウォール23下部を、一種のオフセット領域として利用できる。また選択ゲート電極9およびコントロールゲート電極5が形成される領域をより小さくできる。
請求項（抜粋）：
第1領域、第1領域に隣接して順次形成された第1,第2,第3の電路形成可能領域、第3の電路形成可能領域に隣接して形成された第2領域、少なくとも第2の電路形成可能領域を覆う強誘電体膜、強誘電体膜上に設けられた分極用制御電極、第3の電路形成可能領域上に設けられた電路形成用制御電極であって、分極用制御電極の一部を覆うとともに分極用制御電極と絶縁して設けられた電路形成用制御電極、第1の電路形成可能領域上に、分極用制御電極の側壁に隣接して設けられた絶縁性側壁、を備えたことを特徴とする半導体装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
