特許
J-GLOBAL ID：200903022813553871
シリアル転送回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-020815
公開番号（公開出願番号）：特開平5-225128
出願日： 1992年02月06日
公開日（公表日）： 1993年09月03日
要約：
【要約】【目的】送信データから送信周波数を解析し、送信周波数と同じ受信周波数の受信クロックを発生させることにある。【構成】シリアルデータINにおけるデータの変化点をエッジ検出回路2で検出し、その変化点の間隔をカウンタ3で計測する。しかも、シリアルデータINの第1のビットに対するデータの間隔をカウンタ3で計測し、第1のレジスタ5に書込む。同様に、第2のビットに対するデータの間隔を第2のレジスタ8に書込む。これら両レジスタ5,8の内容を比較回路9で比較し、一致していれば受信データのビット幅を計測できたとして、中央処理装置6に一致信号hを出力して割込む。更に、第2のレジスタ8の内容をボーレート発生回路11で計数することにより、送信周波数と同じ周波数の受信クロックを発生する。尚、両レジスタ5,8の内容が異なったときは、一致するまで計測を繰返す。
請求項（抜粋）：
受信するシリアルデータの第1乃至第3のレベル変化点を検出するエッジ検出回路と、前記第1のレベル変化および前記第2のレベル変化の時間間隔並びに前記第2のレベル変化および前記第3のレベル変化の時間間隔をシステムクロックに基ずき計数するカウンタと、前記カウンタで計数した2つの前記時間間隔を加工して格納する第1および第2のレジスタと、前記エッジ検出回路の出力により前記第1および第2のレジスタの内容を比較し且つ一致したときに一致信号を出力する比較回路と、前記比較回路の比較結果が一致しないときに前記カウンタと前記第1,第2のレジスタを前記比較結果が一致するまで動作させる制御手段と、前記第1もしくは第2のレジスタの内容に基ずき受信クロックを発生させるクロック発生手段とを有し、前記受信シリアルデータの転送周波数と同じ周波数の受信クロックを生成することを特徴とするシリアル転送回路。
IPC (2件)：
G06F 13/38 350
, H04L 7/033
