特許

J-GLOBAL ID：200903022832554293

半導体装置およびその製造方法

発明者： 高橋 剛
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-302082
公開番号（公開出願番号）：特開平11-087490
出願日： 1997年11月04日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 トレンチ型素子分離領域の構造に起因した、逆狭チャネル効果やキンク(kink)現象等によるMOSトランジスタの異常特性の発生を防止した半導体装置およびその製造方法を提供する。【解決手段】 熱酸化膜16やSiN膜30の形成されたトレンチ部15内に充填するCVDSiO2 膜18の上面位置を半導体基板11表面位置より上方にし、CVDSiO2 膜18の側壁にサイドウォール絶縁膜31を形成した後、パッド絶縁膜12をエッチングし、その後ゲート酸化膜19、不純物のドープされたポリシリコン膜およびCVDSiO2 膜を形成した後、これらゲート酸化膜19、ポリシリコン膜およびCVDSiO2 膜をパターニングして、ゲート酸化膜19とポリシリコンゲート電極20とポリシリコンゲート電極20上のCVDSiO2 膜21とで構成されるゲート電極部3を形成する。

請求項（抜粋）：

トレンチ型の素子分離領域を有する高集積化した半導体装置において、前記素子分離領域のトレンチ部の内壁に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第1の絶縁膜および前記第2の絶縁膜の形成された前記トレンチ部内に充填する絶縁膜で、前記絶縁膜の上部位置が半導体基板表面位置より上方にあり、前記絶縁膜の側壁は略垂直である第3の絶縁膜と、前記第3の絶縁膜の側壁に形成された、底部の端部が素子領域に達するサイドウォール絶縁膜とを有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/76 ,  H01L 29/78 ,  H01L 21/316 ,  H01L 21/318

FI (4件)：

H01L 21/76 L ,  H01L 21/316 X ,  H01L 21/318 B ,  H01L 29/78 301 R