特許

J-GLOBAL ID：200903022852377770

半導体装置とその製造方法

発明者： 青山 将茂
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-199508
公開番号（公開出願番号）：特開2001-028438
出願日： 1999年07月13日
公開日（公表日）： 2001年01月30日
要約：

【要約】【課題】 SOI構造のMOSトランジスタの基板電位を大面積の金属配線を用いることなしに引き抜く。【解決手段】 半導体基板1上の埋め込み絶縁膜2上に形成される半導体層3上にMOSトランジスタが形成される半導体装置において、前記埋め込み絶縁膜2を貫通して前記基板1上にコンタクトするコンタクト孔23と、このコンタクト孔23内に埋め込まれたプラグ40と、このプラグ40上に形成され、接地電圧Vss1に接続される配線層44とを有することを特徴とする。

請求項（抜粋）：

半導体基板上の絶縁膜上に形成される半導体層と、この半導体層上にゲート酸化膜を介して形成されるゲート電極と、このゲート電極に隣接するように形成されるソース・ドレイン領域とを有する半導体装置において、前記絶縁膜を貫通して前記基板上にコンタクトするコンタクト孔と、前記コンタクト孔内に埋め込まれた金属膜と、前記金属膜上に形成された配線層とを有したことを特徴とする半導体装置。

IPC (6件)：

H01L 29/786 ,  H01L 21/768 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 27/12

FI (5件)：

H01L 29/78 626 Z ,  H01L 27/08 331 E ,  H01L 27/12 C ,  H01L 21/90 C ,  H01L 27/08 321 B

Fターム (64件)：

5F033HH19 ,  5F033HH27 ,  5F033JJ19 ,  5F033KK01 ,  5F033NN05 ,  5F033PP15 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ70 ,  5F033RR01 ,  5F033RR04 ,  5F033TT02 ,  5F033TT08 ,  5F033VV04 ,  5F033VV05 ,  5F033VV06 ,  5F048AB04 ,  5F048AC04 ,  5F048BA09 ,  5F048BA12 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BC15 ,  5F048BF07 ,  5F048BF16 ,  5F048BG12 ,  5F048DA24 ,  5F110AA22 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD22 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE31 ,  5F110EE44 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG13 ,  5F110GG24 ,  5F110GG28 ,  5F110GG32 ,  5F110GG34 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL04 ,  5F110HL05 ,  5F110HL27 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN62 ,  5F110NN66 ,  5F110QQ11