特許

J-GLOBAL ID：200903022858352125

半導体装置、および、その製造方法

発明者： 水村 章
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2008-037796
公開番号（公開出願番号）：特開2009-200118
出願日： 2008年02月19日
公開日（公表日）： 2009年09月03日
要約：

【課題】フィンの数に応じた電流比で電流を流す場合に、その電流比の精度を向上させる。【解決手段】第1のfinFET100と、第2のfinFET200と、第3のfinFET300とについて、ドレイン電流の値に応じてフィンの数を増加させるが、第1のfinFET100と、第2のfinFET200と、第3のfinFET300とのそれぞれにおいて、一対のソース・ドレイン領域に接続させるコンタクトを同一の数にする。【選択図】図1

請求項（抜粋）：

第1の電流値のドレイン電流が流れる第1のフィン型電界効果トランジスタと、前記第1の電流値よりも大きな第2の電流値のドレイン電流が流れる第2のフィン型電界効果トランジスタとが、基板の面に形成されている半導体装置であって、 前記第1のフィン型電界効果トランジスタは、 第1のチャネル領域が設けられた第1のフィンと、 前記第1のチャネル領域を挟むように設けられた一対の第1のソース・ドレイン領域と を有し、当該一対の第1のソース・ドレイン領域のそれぞれに第1のコンタクトが接続されており、 前記第2のフィン型電界効果トランジスタは、 第2のチャネル領域が設けられ、前記第1のフィンと同一条件で形成されている第2のフィンと、 前記第2のチャネル領域を挟むように設けられ、前記第1のソース・ドレイン領域と同一条件で形成されている一対の第2のソース・ドレイン領域と を有し、当該一対の第2のソース・ドレイン領域のそれぞれに第2のコンタクトが接続されており、 前記第1のフィンと前記第2のフィンとのそれぞれは、前記第2のフィンの数が前記第1のフィンの数よりも多く設けられており、 前記第1のコンタクトと前記第2のコンタクトとのそれぞれは、前記一対の第1のソース・ドレイン領域と前記一対の第2のソース・ドレイン領域とのそれぞれにおいて、互いの数が同じであって、互いに同一条件で形成されていることを特徴とする 半導体装置。

IPC (6件)：

H01L 29/786 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 27/08 ,  H01L 21/768 ,  H01L 29/41

FI (8件)：

H01L29/78 618C ,  H01L27/08 102D ,  H01L27/08 331E ,  H01L29/78 613Z ,  H01L29/78 616T ,  H01L21/90 C ,  H01L29/44 L ,  H01L27/08 102B

Fターム (97件)：

4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB02 ,  4M104BB20 ,  4M104BB21 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD37 ,  4M104DD43 ,  4M104DD65 ,  4M104DD78 ,  4M104DD84 ,  4M104FF01 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F033GG03 ,  5F033HH08 ,  5F033JJ08 ,  5F033KK04 ,  5F033KK06 ,  5F033KK25 ,  5F033MM07 ,  5F033NN34 ,  5F033PP06 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033RR04 ,  5F033SS11 ,  5F033TT08 ,  5F033UU04 ,  5F033VV06 ,  5F033VV15 ,  5F048AB10 ,  5F048AC01 ,  5F048BA16 ,  5F048BB01 ,  5F048BB03 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BC02 ,  5F048BC06 ,  5F048BD06 ,  5F048BD10 ,  5F048BF02 ,  5F048BF06 ,  5F048BF15 ,  5F048BF16 ,  5F048DA25 ,  5F110AA03 ,  5F110AA04 ,  5F110BB03 ,  5F110CC10 ,  5F110DD05 ,  5F110DD13 ,  5F110DD24 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110EE36 ,  5F110EE38 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110GG22 ,  5F110GG23 ,  5F110GG30 ,  5F110GG60 ,  5F110HJ13 ,  5F110HK05 ,  5F110HK33 ,  5F110HK40 ,  5F110HL03 ,  5F110HL11 ,  5F110HL14 ,  5F110HM15 ,  5F110HM17 ,  5F110NN02 ,  5F110NN23 ,  5F110NN35 ,  5F110NN40 ,  5F110QQ02 ,  5F110QQ19

引用特許：

出願人引用 (2件)

• 多重仕事関数金属窒化物ゲート電極を有するMOSトランジスタ、これを採用するCMOS集積回路素子及びその製造方法
  公報種別：公開公報   出願番号：特願2006-117002   出願人：三星電子株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2005-051364   出願人：株式会社東芝