特許
J-GLOBAL ID：200903022868958900
薄膜トランジスタおよびその製造方法
発明者：
,
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-219567
公開番号（公開出願番号）：特開平8-064835
出願日： 1994年08月23日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】i型半導体膜の周面にメタルシリサイド層を生じさせないようにしてソース,ドレイン間のリーク電流の発生を防ぐ。【構成】シリコンからなるi型半導体膜14の周面を酸化させて酸化膜14aを形成し、ソース,ドレイン電極17s,17bの形成に際して金属膜を成膜したときに、i型半導体膜14の周面にメタルシリサイド層が生成しないようにした。
請求項（抜粋）：
ゲート電極と、このゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたシリコンからなるi型半導体膜と、このi型半導体膜のチャンネル領域の上に設けられたブロッキング絶縁膜と、前記i型半導体膜の上にn型半導体膜を介して設けられたソース電極およびドレイン電極とからなり、かつ、前記i型半導体膜の周面の少なくともソース,ドレイン間の領域の両側部が酸化されていることを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 29/786
, H01L 21/336
H01L 29/78 616 L
, H01L 29/78 621
