特許

J-GLOBAL ID：200903022890003256

高速アクセス記憶装置

発明者： 古結 義浩 ,  浜村 秀彦
出願人/特許権者： 三菱重工業株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-211751
公開番号（公開出願番号）：特開平5-053908
出願日： 1991年08月23日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】この発明は、画像データなどの広域なデータ領域にアクセスする処理の場合にも、平均メモリアクセス時間を小さくすることを目的とする。【構成】並列動作を実行するn(n≧2)個のデータメモリと、それらのデータメモリに対し、CPUからのメモリアクセス要求を受けて並列リード/ライトを制御するメモリアクセスコントローラ2とを備え、メモリアクセスコントローラ2は、CPUからの次のメモリリードアクセス要求アドレスを予測して、複数の予測されたアドレスのデータを予めメモリから読み出してリードバッファ6に記憶させ、CPUからのメモリリードアクセス要求アドレスとこれら記憶された予測されたアドレスとを比較し、一致した予測アドレスのデータをCPUに対して出力させ、一致しない場合にのみメモリからそのアドレスのデータを読み出すアドレス予測回路4とすることを特徴とする。

請求項（抜粋）：

並列動作を実行するn(n≧2)個のデータメモリと、それらのデータメモリに対し、CPUからのメモリアクセス要求を受けて並列リード/ライトを制御するメモリアクセスコントローラとを備え、メモリアクセスコントローラは、CPUからの次のメモリリードアクセス要求アドレスを予測して、複数の予測されたアドレスのデータを予めメモリから読み出して記憶する手段と、CPUからのメモリリードアクセス要求アドレスと、これら記憶された予測されたアドレスとを比較して、一致した予測アドレスのデータをCPUに対して出力させ、一致しない場合にのみメモリからそのアドレスのデータを読み出す手段とを備えていることを特徴とする高速アクセス記憶装置。