特許

J-GLOBAL ID：200903022907811688

半導体集積回路

発明者： 安田 晋
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-061696
公開番号（公開出願番号）：特開平7-273291
出願日： 1994年03月30日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】半導体集積回路の出力バッファ回路の廻り込みノイズを低減する。【構成】本発明は、入力バッファ回路1と、内部回路2と、出力バッファ回路3により構成され、入力バッファ回路1の電源端子101およびP型トランジスタ基板端子102、内部回路2の電源端子201およびP型トランジスタ基板端子202、および出力バッファ回路3のP型トランジスタ基板端子302は、共通接続されて電源電位VDD1 に接続され、出力バッファ回路3の電源端子301のみが電源電位VDD2 に接続される。また、入力バッファ回路1の接地端子103およびN型トランジスタ基板端子104、内部回路2の接地端子203およびN型トランジスタ基板端子203、および出力バッファ回路3のN型トランジスタ基板端子304は、共通接続されて接地電位GND1 に接続され、出力バッファ回路3の接地端子303のみが、接地電位GND2 に接続されている。

請求項（抜粋）：

電源端子ならびにP型トランジスタ基板端子が高電位側の第1の電源電位に共通接続され、接地端子ならびにN型トランジスタ基板端子が第1の接地電位に共通接続される入力バッファ回路と、電源端子ならびにP型トランジスタ基板端子が前記第1の電源電位に共通接続され、接地端子ならびにN型トランジスタ基板端子が前記第1の接地電位に共通接続される内部回路と、電源端子が高電位側の第2の電源電位に単独にて接続され、接地端子が第2の接地電位に単独にて接続される出力バッファ回路と、を備えて構成されることを特徴とする半導体集積回路。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H03K 19/003

引用特許：

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-033073   出願人：松下電子工業株式会社
• 特開平1-257348
  
• 特開平3-270527