特許
J-GLOBAL ID：200903022909385520
半導体装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-278378
公開番号（公開出願番号）：特開平7-130848
出願日： 1993年11月08日
公開日（公表日）： 1995年05月19日
要約：
【要約】 (修正有)【目的】 ヴィア孔内に隙間なくプラグ金属を埋め込み、その露出表面を平坦に形成する。【構成】 Si基板本体10上にAlを含む下層金属配線30を形成する。次いで、この上に層間絶縁膜40を形成した後、ヴィア孔を穿設する。次に、化学気相成長法によって、ヴィア孔内にヴィアプラグ51を選択的に堆積させ、このヴィア孔の開孔端から上方にヴィアプラグ51を突出させる。次に、層間絶縁膜40上に、このプラグ金属よりも硬質なSOG膜35を、表面から突出したヴィアプラグよりも厚く形成して、ヴィアプラグを補強する。次に、ケミカルメカニカルポリシングによって、SOG膜35と共に、突出したヴィアプラグを除去し、表面を平坦化する。この後、この上に上層金属配線60を形成して多層配線構造を形成する。
請求項（抜粋）：
多層配線構造を有する半導体装置の製造方法であって、基板上にAlを含む第1薄膜を形成し、この第1薄膜をパターンニングすることにより、下層金属配線を形成する第1工程と、前記下層金属配線上に、この配線とこの上層に形成する上層配線とを絶縁する層間絶縁膜を形成する第2工程と、前記層間絶縁膜にヴィア孔を穿設し、このヴィア孔の底部に前記下層金属配線を露出させる第3工程と、化学気相成長法によって、前記ヴィア孔内にAlを含むプラグ金属を選択的に堆積させることにより、このヴィア孔の開孔端から上方に前記プラグ金属の少なくとも一部を突出させる第4工程と、前記層間絶縁膜上に、このプラグ金属よりも硬質な絶縁性の保護膜を、前記ヴィア孔の開孔端から突出した前記プラグ金属よりも厚く形成する第5工程と、この保護膜の表面にケミカルメカニカルポリシングを施すことにより、この保護膜と共に、前記ヴィア孔の開孔端から突出した前記プラグ金属を除去し、露出表面を平坦化する第6工程と、前記平坦化された露出表面上に、前記上層配線となるAlを含む第2薄膜を形成する第7工程と、を有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/768
, H01L 21/3205
H01L 21/90 B
, H01L 21/88 N
