特許
J-GLOBAL ID：200903022930698090
DPPLL回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 均
公報種別：公開公報
出願番号（国際出願番号）：特願平11-252152
公開番号（公開出願番号）：特開2001-077688
出願日： 1999年09月06日
公開日（公表日）： 2001年03月23日
要約：
【要約】【課題】 電源が投入されてからクロック発振を開始するまでの時間を短縮できるDPPLL回路、電源瞬断時における電源復旧後、ごく短時間でクロック発振を再開できるDPPLL回路を提供する。【解決手段】 VCXO1と、VCXO1の出力信号と基準信号との位相差もしくは周波数差を検出しデジタル信号として出力する位相比較器2と、位相比較器2の出力信号に基づいてVCXO1に付与すべき制御電圧データを生成するコントローラ3と、バックアップ電源8でバックアップされたメモリ7とを備える。電源が投入されると、コントローラ3は位相比較器2の出力信号を監視し、前記位相差の変動量が予め設定した基準値以下になったら直ちに、基準信号の位相にVCXO1を同期させるべく制御電圧データを生成する動作を開始する。また、同期確立時の制御電圧データをメモリ7に記憶させておき、電源が瞬断した場合には、保存データを電源復旧後の初期制御電圧データとする。
請求項（抜粋）：
電圧制御発振器と、この電圧制御発振器の出力信号と基準信号との位相差もしくは周波数差を検出しデジタル信号として出力する位相比較器と、この位相比較器の出力信号に基づいて前記電圧制御発振器に付与すべき制御電圧データを生成するコントローラとを備えたDPPLL回路において、前記コントローラは、電源が投入されると、前記位相比較器の出力信号を監視し、前記位相差の変動量が予め設定した基準値以下になったら直ちに、前記基準信号の位相に前記電圧制御発振器を同期させるべく制御電圧データを生成する動作を開始することを特徴とするDPPLL回路。
Fターム (14件)：
5J106AA04
, 5J106BB03
, 5J106CC01
, 5J106CC21
, 5J106CC53
, 5J106DD33
, 5J106DD34
, 5J106DD35
, 5J106EE03
, 5J106EE08
, 5J106GG01
, 5J106HH03
, 5J106KK03
, 5J106KK14
