特許
J-GLOBAL ID：200903022942814410
並列MOSFET回路の電極構造
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-091347
公開番号（公開出願番号）：特開2002-289771
出願日： 2001年03月27日
公開日（公表日）： 2002年10月04日
要約：
【要約】【課題】 プリント基板に開けられる穴の数を最小限にすることにより実装領域の使用効率を向上することができる並列MOSFET回路の電極構造を提供する。【解決手段】 本発明の並列MOSFET回路の電極構造10では、プリント基板4の全領域に対して他の回路のような部品を実装するための領域(部品の実装領域)、パターンを形成する領域(パターンの形成領域)が確保できる上にパターンの幅も広くでき、製品としての高密度化に適している。このため、本発明の並列MOSFET回路の電極構造10は、プリント基板に開けられる穴の数を最小限にすることにより実装領域の使用効率が向上する。
請求項（抜粋）：
第1ヒートシンクと、前記第1ヒートシンク上の離れた2箇所に設けられ、前記第1ヒートシンクの主面と直交するように設けられた第2ヒートシンクと第3ヒートシンクと、前記第2ヒートシンクと前記第3ヒートシンクの各々の前記主面と直交する特定面に各々設けられた第1MOSトランジスタと第2MOSトランジスタと、前記第2ヒートシンクと前記第3ヒートシンクの各々の前記特定面と直交する面に各々設けられた第1金属板と第2金属板と、前記第2ヒートシンクと前記第3ヒートシンクの上に、前記第2ヒートシンクと前記第3ヒートシンクから離れて、また前記第1金属板と前記第2金属板から離れて設けられた配線基板と、前記第1MOSトランジスタと前記第2MOSトランジスタとは前記配線基板に接続されており、前記配線基板の両面のうちの第1面に設けられた電解コンデンサと、前記配線基板の前記第1面に設けられ、前記電解コンデンサから離れて設けられた第3金属板とを備えた並列MOSFET回路の電極構造。
IPC (3件)：
H01L 25/07
, H01L 25/18
, H05K 7/20
H05K 7/20 B
, H01L 25/04 C
