半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：柿本恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平6-000210
公開番号（公開出願番号）：特開平7-211061
出願日： 1994年01月06日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】高速なキャッシュアクセス等を可能にする。【構成】センスノード等化回路40i を活性化した後、遅延回路60による所定の遅延の後、センスアンプ駆動ノード等化回路50を活性化する。これにより、センスアンプ駆動ノードP1,N1が電源から切り離された後に、該ノードP1,N1に残る電荷を利用してセンスノード対Sai/Sbiのイコライズが加速される。

請求項（抜粋）：

交差配置された複数のワード線と複数のビット線対との各交差箇所に接続されたデータ格納用のメモリセルがマトリクス状に配列されたメモリセルアレイと、スイッチ手段を介して前記ビット線対に接続され、前記メモリセルからの読出しデータを検知、増幅するセンスアンプとを、備えた半導体記憶装置において、前記センスアンプの入出力ノードであるセンスノード対に接続され、データを一時保持するための複数のキャッシュ用セルと、活性化によって前記センスノード対を一定電位に等化するセンスノード等化回路と、活性化によって前記センスアンプを駆動するセンスアンプ駆動ノード対を一定電位ノードに等化するセンスアンプ駆動ノード等化回路と、前記センスノード等化回路の活性化後の所定の遅延時間後に前記センスアンプ駆動ノード等化回路を活性化する遅延回路とを、設けたことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/401 , G06F 12/08 310

引用特許：

審査官引用 (2件)

特開昭63-039057
特開昭62-040695

前のページに戻る