不揮発性半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-186440
公開番号（公開出願番号）：特開平5-028777
出願日： 1991年07月25日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】セル周辺トランジスタとは異なる特殊なトランジスタを用いることなく、書込み時のメモリセルのドレイン電圧の上限を安定に精度よく制御し得る不揮発性半導体記憶装置を提供する。【構成】不揮発性半導体記憶装置において、書込みデータに応じた電圧を書込み用トランジスタ15のゲートに印加する書込み制御回路20が、書込み時におけるビット線13の“H”レベルの所望の上限値に対応する電圧を基準電位VR として生成する基準電位生成回路21と、上記基準電位が一方の入力端に入力する差動増幅器22と、この差動増幅器の出力端と他方の入力端との間に接続され、前記基準電位よりもエンハンスメント型Nチャネルトランジスタ1段分の閾値だけ高い書込み制御電圧VA を生成するように上記差動増幅器により制御される帰還回路23とを有することを特徴する。

請求項（抜粋）：

それぞれ積層ゲート構造を有するメモリセルトランジスタ群が行列状に配列されたメモリセルアレイと、このメモリセルアレイの行方向の各メモリセルトランジスタのゲートに接続されたワード線群と、このワード線群に交差する方向に形成され、上記メモリセルアレイの列方向の各メモリセルトランジスタのドレインに接続されたビット線群と、このビット線群を列選択信号に応じて選択する列選択用トランジスタ群と、この列選択用トランジスタと書込み電圧ノードとの間に接続された書込み用のエンハンスメント型Nチャネルトランジスタと、書込み時に書込みデータに応じた電圧を上記書込み用のトランジスタのゲートに印加する書込み制御回路とを具備する不揮発性半導体記憶装置において、上記書込み制御回路は、書込み時における前記ビット線の“H”レベルの所望の上限値に対応する電圧を基準電位として生成する基準電位生成回路と、前記書込み電圧ノードの電圧が動作電源として供給され、上記基準電位が一方の入力端に入力する差動増幅器と、この差動増幅器の出力端と他方の入力端との間に接続され、前記基準電位よりもエンハンスメント型Nチャネルトランジスタ1段分の閾値だけ高い書込み制御電圧を生成するように上記差動増幅器により制御される帰還回路とを有することを特徴する不揮発性半導体記憶装置。

引用特許：

審査官引用 (4件)

特開平1-290195
特開平1-290195
特開平3-131916

全件表示

前のページに戻る