特許
J-GLOBAL ID:200903022983783995

プリント配線板の製造方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2004-058652
公開番号(公開出願番号):特開2005-251894
出願日: 2004年03月03日
公開日(公表日): 2005年09月15日
要約:
【課題】パターン再現性及び密着性に優れた配線層及びビアを再現できるプリント配線板の製造方法を提供することを目的とする。【解決手段】回路基板10に層間絶縁樹脂及び銅箔を積層して、絶縁層21及び導体層31を形成し、導体層31を除去し、絶縁層21上に粗化レジスト層41を形成し、絶縁層21の所定位置にビア用孔22を形成し、ビア用孔22底の樹脂残渣を除去するためのデスミアを行い、粗化レジスト層41を除去する。無電解めっきにてめっき下地導電層42を形成した後レジストパターン51を形成し、めっき下地導電層42を給電層にして電解銅めっきを行いビア32及び導体層33を形成し、レジストパターン51を除去し、レジストパターン51下部にあっためっき下地導電層42をエッチングで除去し、配線層33aを形成する。【選択図】図1
請求項(抜粋):
少なくとも以下の工程を有することを特徴とするプリント配線板の製造方法。 (a)片面もしくは両面に配線層を有する回路基板(10)に層間絶縁樹脂及び銅箔を積層して、絶縁層(21)及び導体層(31)を形成する工程。 (b)前記導体層(31)を除去する工程。 (c)前記絶縁層(21)上に粗化レジスト層(41)を形成する工程。 (d)前記粗化レジスト層(41)が形成された絶縁層(21)の所定位置にビア用孔(22)を形成する工程。 (e)前記ビア用孔(22)底の樹脂残渣を除去するためのデスミアを行う工程。 (f)前記粗化レジスト層(41)を除去する工程。 (g)めっき下地導電層(42)を形成する工程。 (h)めっき下地膜導電層(42)上にパターンめっき用のレジストパターン(51)を形成し、めっき下地導電層(42)を給電層にして電解銅めっきを行い、ビア(32)及び導体層(33)を形成する工程。 (i)前記レジストパターン(51)を除去し、レジストパターン(51)下部にあっためっき下地導電層(42)をエッチングで除去する工程。
IPC (2件):
H05K3/46 ,  H05K3/38
FI (3件):
H05K3/46 B ,  H05K3/46 N ,  H05K3/38 A
Fターム (47件):
5E343AA02 ,  5E343AA13 ,  5E343AA36 ,  5E343AA39 ,  5E343BB24 ,  5E343BB71 ,  5E343CC62 ,  5E343CC73 ,  5E343DD33 ,  5E343DD43 ,  5E343DD76 ,  5E343EE02 ,  5E343EE12 ,  5E343EE32 ,  5E343ER02 ,  5E343ER11 ,  5E343ER22 ,  5E343ER26 ,  5E343GG04 ,  5E346AA06 ,  5E346AA12 ,  5E346AA15 ,  5E346AA32 ,  5E346AA43 ,  5E346BB01 ,  5E346CC02 ,  5E346CC08 ,  5E346CC32 ,  5E346CC51 ,  5E346CC54 ,  5E346DD02 ,  5E346DD25 ,  5E346DD33 ,  5E346DD47 ,  5E346EE33 ,  5E346EE38 ,  5E346FF03 ,  5E346FF15 ,  5E346GG15 ,  5E346GG16 ,  5E346GG17 ,  5E346GG22 ,  5E346GG23 ,  5E346GG27 ,  5E346GG28 ,  5E346HH07 ,  5E346HH11
引用特許:
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る