特許

J-GLOBAL ID：200903022987000731

半導体集積回路装置およびその製造方法

発明者： 齋藤 達之 ,  芦原 洋司
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-363500
公開番号（公開出願番号）：特開2001-176968
出願日： 1999年12月21日
公開日（公表日）： 2001年06月29日
要約：

【要約】【課題】 配線溝およびその配線溝の底部に形成された接続孔の内部に膜厚差が少なく必要十分な膜厚のバリア導体膜およびシード膜を堆積する。【解決手段】 絶縁膜15に接続孔16aおよび配線溝16bを形成し、その接続孔16aおよび配線溝の内部にバリア導体膜102およびシード膜103を形成する過程において、接続孔16aは底部が上部に比べて細い順テーパーとなるように形成し、配線溝16bは側壁16dが配線溝16bの底部に対して垂直となるように形成する。また、側壁16cと側壁16dとが階段状にならずに連続するように形成する。

請求項（抜粋）：

半導体集積回路装置の主面に形成された半導体素子の上部に堆積された絶縁膜の一部に接続孔が形成され、その接続孔の上部に前記接続孔の内径より大きい内径の配線溝が形成され、前記接続孔および配線溝に導電性膜が埋め込まれた半導体集積回路装置であって、前記接続孔の側壁の傾斜角は前記配線溝の側壁の傾斜角より大きいことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/3205

FI (3件)：

H01L 21/28 U ,  H01L 21/90 C ,  H01L 21/88 F

Fターム (45件)：

4M104AA01 ,  4M104BB01 ,  4M104BB30 ,  4M104BB39 ,  4M104CC01 ,  4M104DD08 ,  4M104DD16 ,  4M104DD37 ,  4M104DD43 ,  4M104FF18 ,  4M104GG08 ,  4M104HH13 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033MM02 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033PP09 ,  5F033PP15 ,  5F033PP16 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ34 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR11 ,  5F033SS11 ,  5F033TT02 ,  5F033XX02