特許
J-GLOBAL ID：200903023034211855
半導体装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
山中 郁生 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-248494
公開番号（公開出願番号）：特開平9-074132
出願日： 1995年09月01日
公開日（公表日）： 1997年03月18日
要約：
【要約】【課題】 鬆を残さずに隙間なく埋め尽くすことが容易な順テーパ形状のトレンチ溝が得られる半導体装置の製造方法を提供すること。【解決手段】 SOIウェハ50の素子形成シリコン基板51にトレンチ溝11を形成し、このトレンチ溝11の側壁12の上部に酸化速度を増加させる不純物元素を注入して側壁12の上部と下部とで酸化速度に差を付け、そしてこの側壁12を熱酸化すると、上部と下部とで膜厚の異なる酸化膜15が形成される。この酸化膜15を除去すると、順テーパ形状のトレンチ溝が得られ、容易に鬆を残さずに隙間なく埋め尽くすことができる。
請求項（抜粋）：
半導体基板にトレンチ溝を形成する溝加工工程と、このトレンチ溝の側壁上部に基板半導体の酸化速度を増加させる元素を注入する元素注入工程と、この上部に元素注入が施された側壁を酸化する酸化工程と、この酸化工程により側壁に形成された酸化物を除去する酸化物除去工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/76 L
, H01L 21/316 S
